Im Juli 2026 erlebte Intel einen seltenen Doppelschub, der am Markt für Aufsehen sorgte. Bereits zu Monatsbeginn wurde der Chiphersteller dramatisch neu bewertet: HSBC-Analyst Frank Lee verdoppelte das Kursziel für Intel von 100 auf 200 US-Dollar. Zeitgleich berichtete das Forschungsunternehmen SemiAnalysis, dass Google bei seiner nächsten TPU-Generation (Codename Humufish) auf das fortschrittliche CoWoS-Packaging von TSMC verzichten und stattdessen auf Intels EMIB-T-Technologie setzen werde.
Diese beiden Ereignisse stehen in einem klaren ursächlichen Zusammenhang: Googles Auftrag bestätigt die technische Machbarkeit und den kommerziellen Wert von Intels Foundry-Geschäft, während die Kurszielanpassung durch HSBC erstmals das Foundry-Segment in das Bewertungsmodell einbezieht. Es handelt sich hierbei nicht um eine rein stimmungsgetriebene Rallye, sondern um eine strukturelle Neubewertung, die auf technologischen Durchbrüchen und der Validierung des Geschäftsmodells basiert.
EMIB-T: Intels Antwort auf CoWoS im Bereich Advanced Packaging
Um die Bedeutung von Googles Auftrag zu verstehen, ist es wichtig, die Rolle von EMIB-T im Umfeld fortschrittlicher Packaging-Technologien einzuordnen.
Advanced Packaging hat sich zu einem zentralen Wettbewerbsfeld in der heutigen Halbleiterindustrie entwickelt. TSMCs CoWoS dominiert seit Langem den Markt für das Packaging von KI-GPUs und Beschleunigern – sowohl NVIDIAs Blackwell/B200, AMDs MI300 als auch frühere Generationen von Googles TPU setzen auf CoWoS-S-Kapazitäten. CoWoS-S ermöglicht hochdichte Chip-zu-Chip-Verbindungen mithilfe eines großflächigen Silizium-Interposers, ist jedoch durch die Retikelgröße limitiert und unterstützt maximal einen Interposer von etwa dem 3,3-fachen der Retikelfläche. Da die Chipgrößen für KI-Anwendungen weiter wachsen, herrscht bei CoWoS-Kapazitäten chronischer Mangel – ein Engpass, der die gesamte KI-Lieferkette ausbremst.
Intels EMIB (Embedded Multi-die Interconnect Bridge) verfolgt einen anderen Ansatz: Hier wird kein großflächiger Silizium-Interposer über das gesamte Package gelegt, sondern es werden nur dort Miniatur-Siliziumbrücken eingebettet, wo Chip-zu-Chip-Verbindungen erforderlich sind. Dies bietet theoretische Vorteile hinsichtlich Materialkosten und Designflexibilität.
EMIB-T ist die neueste Entwicklungsstufe dieser Technologie. Im Vergleich zum Standard-EMIB besteht die zentrale Weiterentwicklung von EMIB-T in der Integration der Through-Silicon Via (TSV)-Technologie. Beim herkömmlichen EMIB verläuft die Stromversorgung seitlich, was zu einem relativ hohen Spannungsabfall führt. EMIB-T nutzt TSVs für die vertikale Stromzufuhr, sodass der Strom direkt durch das Substrat zum Chip fließt. Dadurch verkürzt sich der Strompfad erheblich und die Leistungsdichte steigt. Diese Verbesserung ist insbesondere für die Integration von High-Bandwidth Memory (HBM4/HBM4E) entscheidend.
Leistungstechnisch gibt Intel an, dass EMIB-T bis 2026 zusammengesetzte Chipgrößen von 8- bis 10-facher Retikelfläche unterstützen wird. Auf der ECTC 2026 präsentierte Intel weitere Fortschritte: Der Abstand der ersten Verbindungsschicht (Bump Pitch) wurde auf 25 Mikrometer reduziert, die Package-Größe auf 120×120 mm erhöht. Im Vergleich zum 45-Mikrometer-Pitch des Granite Rapids-Packagings bedeutet dies eine Steigerung der Bump-Dichte um 65 %.
Die strategische Bedeutung von Googles Auftrag: Von technischer Validierung zur kommerziellen Bestätigung
Googles Entscheidung, EMIB-T anstelle von CoWoS einzusetzen, sendet mehrere wichtige Signale aus.
Erstens stellt sie eine direkte Bestätigung der technischen Reife von EMIB-T dar. Googles TPU ist ein zentrales, selbst entwickeltes KI-Chip-Projekt mit strengen Anforderungen an Leistung, Energieeffizienz und Produktionszeitplan. Die Wahl einer Packaging-Technologie, die bislang noch nicht in großem Maßstab produziert wurde, deutet auf ein hohes Maß an internem Vertrauen in die Technik hin.
Zweitens zeigt sie das starke Bedürfnis der Hyperscaler, Risiken in der Lieferkette zu diversifizieren. In den vergangenen Jahren haben Engpässe bei CoWoS-Kapazitäten wiederholt zu Verzögerungen bei der Auslieferung von KI-Chips geführt. Für Google ist der Aufbau einer zweiten Quelle für Advanced Packaging nicht nur eine Kostenfrage, sondern eine strategische Maßnahme zur Absicherung der Lieferkette.
Drittens öffnet sich damit für Intels Foundry-Geschäft ein entscheidendes Kundenfenster. Als HSBC-Analyst Frank Lee Intel im April erstmals auf „Buy" hochstufte, ließ er das Foundry-Segment in seiner Bewertung noch außen vor, da es an externen Kundenverpflichtungen mangelte. Mit dem Google-Auftrag schließt sich diese Lücke. In seinem Juli-Bericht verweist Lee darauf, dass die Zusammenarbeit mit Apple, Google, NVIDIA, Microsoft und Amazon zunimmt und Designzusagen in der zweiten Jahreshälfte 2026 konkret werden könnten.
Allerdings muss sich EMIB-T als Next-Gen-Packaging-Prozess hinsichtlich Ausbeute und Zeitplan in der Massenproduktion erst noch beweisen. Kommt es zu erheblichen Verzögerungen, könnte Google als Backup wieder auf TSMCs CoWoS-L-Kapazitäten zurückgreifen. Diese Variable bleibt für Intel weiterhin eine zentrale Herausforderung.
HSBCs 200-Dollar-Kursziel: Systematische Überarbeitung der Bewertungslogik
Frank Lees Kursziel von 200 US-Dollar ist keine einfache, stimmungsgetriebene Anpassung – es basiert auf einer grundlegenden Überarbeitung des Bewertungsmodells für Intel.
Lees Einschätzung zu Intel hat sich im vergangenen Jahr drastisch verändert: Ende 2025 lag das Rating noch bei „Reduce" mit einem Kursziel von 24 US-Dollar, im April 2026 folgte das „Buy" mit 95 US-Dollar, im Juli dann die Verdopplung auf 200 US-Dollar. Haupttreiber dieses Kurswechsels ist das Foundry-Geschäft, das von einer „Nullbewertung" zu einer „zentralen Bewertungsgröße" avanciert ist.
Konkret beinhaltet Lees Modell mehrere zentrale Anpassungen:
Angehobene Prognosen für Server-CPU-Auslieferungen. HSBC erhöhte die Wachstumsprognose für Server-CPU-Auslieferungen 2026 von 20 % auf 25 %, für 2027 von 20 % auf 30 %. Lee sieht Server-CPUs als „wichtigsten Wachstumstreiber" für Intels Gewinnentwicklung in den kommenden zwei Jahren.
Höhere Erwartungen beim durchschnittlichen Verkaufspreis (ASP). In einem von Knappheit geprägten Marktumfeld rechnet Lee mit einer ASP-Steigerung um 20 % im Jahr 2026 und weiteren 10 % im Jahr 2027. Diese Preiserhöhungen sollen die Bruttomarge deutlich über die aktuelle Markterwartung heben.
Deutlich optimistischere Umsatzprognosen für Data Center und KI. HSBC erwartet für DCAI (Data Center & AI) einen Umsatz von 22,8 Milliarden US-Dollar im Jahr 2026 und 29,1 Milliarden US-Dollar 2027 – das liegt 16 % bzw. 33 % über dem Wall-Street-Konsens.
Foundry-Geschäft erstmals in der Bewertung berücksichtigt. Dies ist die entscheidende Änderung. Im April-Modell blieb das Foundry-Segment mangels externer Kundenverpflichtungen außen vor. Der Google-Auftrag hat diese Einschätzung grundlegend verändert.
Lees Kursziel ist ein extremer Ausreißer an der Wall Street – Daten von TipRanks zeigen, dass das durchschnittliche Analystenziel für Intel bei etwa 101 US-Dollar liegt. Eine solche Abweichung ist bei Large-Cap-Aktien selten. Entweder signalisiert dies, dass der Markt sich künftig in diese Richtung bewegen wird, oder einige Annahmen werden sich in den nächsten Quartalsberichten als zu optimistisch herausstellen.
Marktreaktion und Risikobewertung angesichts mehrerer positiver Katalysatoren
Am 06. Juli (UTC+8) wurde die Kursrallye von Intel nicht nur durch das Kursziel von HSBC ausgelöst. Ein aktueller Bericht von BlueFin Research Partners bestätigte, dass Intel die Ausbeuteschwankungen zwischen Wafern im 18A-Prozess gelöst hat – zwei Fabs liefern nun gemeinsam eine monatliche Kapazität von rund 30.000 Wafern. Der Prozess ist damit bereit für eine nachhaltige Massenproduktion. Der 18A-Knoten ist Intels Antwort auf TSMCs 2nm-Prozess, und die bisherigen Yield-Probleme zählten zu den größten Sorgen am Markt.
Damit sendet Intel aktuell auf drei Ebenen positive Signale: fortschrittlicher Fertigungsprozess (18A-Yield-Probleme gelöst), Advanced Packaging (Googles EMIB-T-Auftrag) und Foundry-Geschäft (Kundenverpflichtungen werden Realität).
Dennoch bestehen weiterhin Risiken. Das Konsensrating der Wall Street für Intel ist nach wie vor „Hold" – in den vergangenen drei Monaten gab es 11 Kaufempfehlungen, 25 Halte- und 2 Verkaufsempfehlungen. Die Ausbeute von EMIB-T in der Massenproduktion muss sich erst noch beweisen. Auch der Hochlaufplan für die großflächige 18A-Produktion ist noch nicht endgültig bestätigt. Zudem hat sich der Aktienkurs von Intel im vergangenen Jahr bereits deutlich von seinen Tiefstständen erholt, und es wird diskutiert, ob die aktuelle Bewertung diese positiven Entwicklungen bereits vollständig widerspiegelt.
Fazit
Googles EMIB-T-Auftrag und das 200-Dollar-Kursziel von HSBC deuten beide auf eine zentrale These hin: Intels Foundry-Geschäft entwickelt sich vom „Konzept" zur „nachweisbaren kommerziellen Realität". Es handelt sich nicht nur um einen technologischen Durchbruch – EMIB-T eröffnet KI-Chips einen zweiten Weg für Advanced Packaging jenseits von CoWoS –, sondern auch um eine grundlegende Umstrukturierung des Geschäftsmodells. Für ein Unternehmen, das lange als „Turnaround-Story" galt, bedeuten die technische Validierung durch einen der weltweit größten Cloud-Anbieter und die Neubewertung durch einen Top-Wall-Street-Analysten eine Branchendynamik, die es genau zu beobachten gilt.
Für den Kryptosektor und die breiteren Märkte für Risikoanlagen bietet Intels Neubewertung einen Einblick in die sich verschiebenden Machtstrukturen innerhalb der Halbleiter-Lieferkette. Mit dem anhaltenden Boom bei KI-Rechenkapazitäten verändert sich das Wettbewerbsumfeld für Advanced Packaging und Fertigungsknoten subtil, aber grundlegend.
FAQ
F: Was sind die zentralen technischen Unterschiede zwischen EMIB-T und TSMCs CoWoS?
EMIB-T nutzt eingebettete Miniatur-Siliziumbrücken, die nur dort platziert werden, wo Verbindungen zwischen Chips erforderlich sind. CoWoS hingegen verwendet einen vollflächigen Silizium-Interposer. EMIB-T bietet geringere Materialkosten, größere Designflexibilität und nutzt TSV-Technologie für die vertikale Stromversorgung. CoWoS-S unterstützt bis zu etwa das 3,3-fache der Retikelfläche, während Intel bei EMIB-T von 8- bis 10-facher Retikelfläche ausgeht.
F: Warum hat HSBC das Kursziel für Intel von 100 auf 200 US-Dollar verdoppelt?
HSBC-Analyst Frank Lee hat das Foundry-Geschäft von Intel erstmals in sein Bewertungsmodell aufgenommen, nachdem zuvor externe Kundenverpflichtungen fehlten. Zudem wurden die Prognosen für das Wachstum der Server-CPU-Auslieferungen 2026 und 2027 auf 25 % bzw. 30 % angehoben und für 2026 ein Anstieg des durchschnittlichen Verkaufspreises um 20 % erwartet. Lees Umsatzprognose für DCAI im Jahr 2027 liegt rund 20 % über dem Wall-Street-Konsens.
F: Warum ist Google von TSMCs CoWoS auf Intels EMIB-T umgestiegen?
Ausschlaggebend sind vor allem die Diversifizierung von Lieferkettenrisiken, die Umgehung der anhaltenden Kapazitätsengpässe bei CoWoS sowie Vorteile bei Kosten und Designflexibilität. Chronische CoWoS-Engpässe haben die Auslieferung von KI-Chips verzögert. Für große Cloud-Anbieter ist der Aufbau einer zweiten Quelle für Advanced Packaging eine strategische Notwendigkeit.
F: Was gibt es Neues zum 18A-Prozess von Intel?
BlueFin Research Partners berichtet, dass Intel die Ausbeuteschwankungen zwischen Wafern beim 18A-Prozess gelöst hat. Zwei Fabs liefern nun gemeinsam eine monatliche Kapazität von etwa 30.000 Wafern. Der Prozess ist jetzt für eine nachhaltige Massenproduktion bereit. Der verbesserte 18A-P ging Mitte Juni 2026 in die Risikoproduktion. Ein Bericht von Morgan Stanley aus dem Mai zeigte zuvor eine Yield-Rate von rund 50 %.
F: Welche Risiken bestehen bei der Massenproduktion der EMIB-T-Packaging-Technologie?
EMIB-T ist Intels neueste Generation im Packaging-Bereich. Es bleibt abzuwarten, ob Ausbeute und Zeitplan der Massenproduktion den Anforderungen der Kunden entsprechen. Bei erheblichen Verzögerungen könnten Kunden als Backup wieder auf TSMCs CoWoS-L zurückgreifen. Intel muss seine Fähigkeiten in der großflächigen Fertigung durch kontinuierliche technische Validierung weiter unter Beweis stellen.
