Yuntianliyifei presenta una arquitectura de memoria apilada en 3D en el desarrollo de chips de inferencia

De acuerdo con las divulgaciones de relaciones con inversores del 12 de mayo, el chip de inferencia en desarrollo de Yuntianliyifei adopta una arquitectura GPNPU como hoja de ruta tecnológica principal. Los puntos técnicos clave incluyen una capacidad de programación universal a nivel GPGPU compatible con los ecosistemas CUDA más habituales, núcleos NPU optimizados para la eficiencia en inferencia y una arquitectura de memoria apilada en 3D diseñada para aumentar el ancho de banda y reducir la latencia de acceso, superando el cuello de botella de la “muralla de la memoria”.

La empresa también utiliza una arquitectura modular de cómputo para respaldar la construcción de un supernodo de escalado a nivel de rack, a escala de trillón y cien billones para la inferencia de modelos MoE. La hoja de ruta tecnológica apunta a reducir exponencialmente los costos por token y acelerar el despliegue de aplicaciones con modelos grandes.