Pesquisa de campo institucional: a TSMC venceu o CPO atual, a Samsung está a apostar na próxima ronda

No atual “concurso de CPO” em centros de dados, a TSMC já conquistou uma vantagem inicial com os avanços dos produtos da Broadcom e da Nvidia. Entretanto, a Samsung talvez esteja a apostar todas as fichas na próxima fase.

A 12 de julho, a firma PhotonCap divulgou um artigo de investigação no local, indicando que o CPO orientado para switches já passou oficialmente da validação técnica para a fase de implantação em clientes.

As capacidades de fabrico e de advanced packaging da TSMC nesta área já foram validadas pelos primeiros grandes projetos comerciais. Mas a batalha daqui para a frente é muito mais complexa do que a dos CPO para switches neste momento.

Quando as I/O ópticas (portas de interligação óptica) se aprofundam dentro do packaging onde estão os chips de computação heterogénea (XPU) e a memória de alta largura de banda (HBM), quem conseguir liderar o desenho conjunto da coordenação entre estes três elementos vai redefinir as dimensões competitivas de toda a indústria.

A 9 de julho, o vice-presidente sénior da Samsung Electronics, Won-Kyoung Choi, apresentou na Nano Korea que a empresa está a desenvolver advanced packaging 2.xD, com o objetivo de integrar HBM, chips lógicos e chips de silício-fotónica no mesmo packaging. Esta direção mira precisamente as I/O ópticas para packaging de computação de IA no futuro.

TSMC a liderar atualmente o “switch CPO”

No mercado de CPO atual, a TSMC é, sem qualquer dúvida, a líder indiscutível.

A investigação indica que o switch CPO Ethernet 102,4Tbps da Broadcom, baseado na plataforma COUPE da TSMC (compact universal photonic engine), já foi enviado para amostras a clientes de fase inicial.

Em paralelo, o photonic switch Quantum-X da Nvidia já começou a ser expedido, e o Spectrum-X Ethernet photonic switch também já entrou em produção, com os primeiros adotantes a incluírem CoreWeave, Lambda e Oracle.

O ponto em comum desta geração de produtos é: o motor ótico é implantado perto do ASIC do switch (circuito integrado específico). A base central de fabrico é a tecnologia madura de silício-fotónica da TSMC e a capacidade de empilhamento 3D SoIC.

Nesta arquitetura, o foco da concorrência está no empilhamento e na ligação (bonding) de circuitos integrados fotónicos (PIC) e circuitos integrados eletrónicos (EIC), bem como na sua integração com o packaging do switch. Nesta fase, a HBM não é um componente necessário.

Em contraste, o roadmap da Samsung para uma solução CPO “turnkey” (em regime de entrega completa) pública mira 2029. Se tivermos como referência o volume de expedições e a validação de clientes dos CPO de switches existentes, a Samsung ainda não formou um ritmo de comercialização à mesma velocidade da TSMC.

Preocupação com consumo de energia impulsiona o motor ótico a aproximar-se dos chips de computação

A razão pela qual as I/O ópticas precisam de migrar do nível tradicional de placa (Board-level) para o interior do packaging tem como motor mais central o consumo de energia.

Os materiais de demonstração preparados para a OECC 2026 pela Foundry da Samsung revelam um degrau crucial:

• Quando módulos ópticos plug-and-play são implementados no nível da placa, o consumo de energia por bit é de cerca de 10pJ;
• quando o motor ótico é colocado no substrato perto do switch, o consumo de energia desce para cerca de 5pJ;
• se as I/O ópticas se aprofundarem ainda mais até perto da XPU, no interposer (camada intermédia), o consumo de energia pode cair substancialmente para cerca de 2pJ.

A lógica central desta mudança é “encurtar a distância de transmissão do sinal elétrico”. Quanto mais o motor ótico estiver próximo do chip de computação, mais curtos ficam os enlaces elétricos, e, para compensar as perdas de routing e de conectores no nível da placa, torna-se necessário um ajuste de sinal bem menor.

Assim, o advanced packaging é a etapa-chave para transformar a vantagem física de consumo de energia numa vantagem do produto comercial. Isto não significa que o CPO irá eliminar imediatamente os módulos plug-and-play; ambos irão coexistir a longo prazo, com base em diferentes distâncias de transmissão e budgets de energia.

Ainda assim, as previsões da Samsung revelam uma tendência: o mercado de ótica plug-and-play tem uma taxa de crescimento anual superior a 25%, enquanto o mercado de CPO tem uma taxa de crescimento anual de 150% ou mais. Capital e recursos de I&D estão a afluir freneticamente para arquiteturas óticas com alta integração.

Duas arquiteturas de CPO, concorrência desfasada entre Samsung e TSMC

Misturar “switch CPO” com “XPU-HBM optical I/O” subestima seriamente a complexidade da concorrência na próxima fase. Na verdade, são duas arquiteturas completamente diferentes:

A primeira é o “switch CPO” atualmente dominante. O motor ótico é colocado ao lado do ASIC do switch; os produtos da Broadcom e da Nvidia enquadram-se neste tipo. O que resolve são os problemas de potência de interligação e de integridade do sinal em cenários de troca com elevada largura de banda. O fosso da TSMC está na tecnologia de silício-fotónica, nos advanced bonding e na integração de packaging de switches.

A segunda é o packaging de I/O ópticas orientado para “sistemas XPU-HBM”. A sua estrutura configura, no interposer, simultaneamente a XPU (ou GPU), a HBM e o motor ótico que inclui PIC e EIC. Neste momento, as I/O ópticas já não são um componente periférico do switch; passam a ser verdadeiramente parte de um “packaging de computação”.

O advanced packaging 2.xD proposto recentemente por executivos da Samsung mira precisamente esta direção. Este esquema planeia integrar HBM, chips lógicos e chips de silício-fotónica no mesmo packaging e, através da expansão da capacidade de system packaging por uma camada intermédia de redistribuição ao nível do painel (RDL) no interposer, responder às exigências de throughput para a enorme largura de banda dos data centers de IA.

Para investidores, a lógica competitiva destas duas arquiteturas é totalmente diferente: a primeira testa processos de fabrico e de packaging de forma relativamente isolada; já a segunda exige que computação, memória, ótica e packaging sejam otimizados em conjunto logo no “início do desenho”.

Carta na manga da Samsung e constrangimentos reais de “multi-die yield”

A maior vantagem potencial de diferenciação da Samsung está na sua paisagem de negócios “três em um”, pois detém simultaneamente HBM, foundry de chips lógicos e uma plataforma de silício-fotónica.

Embora a TSMC possua capacidade de foundry de topo, tecnologia de silício-fotónica e o packaging CoWoS, ela não fabrica HBM.

Por sua vez, a Samsung já consegue ligar HBM e capacidades de foundry de wafers através de SF4 base die, e construir a sua própria plataforma de silício-fotónica. Isto significa que, teoricamente, a Samsung pode concluir internamente o desenho conjunto de interfaces de HBM, I/O lógicas, motores óticos e gestão térmica, sem depender do humor de fornecedores externos de armazenamento.

O packaging 2.xD enfrenta um teste extremamente exigente de “multi-die yield”. Quando chips lógicos, HBM, PIC, EIC e o interposer são empacotados no mesmo packaging, a falha de qualquer componente implica sucata de todo o conjunto de packaging caro.

Com o aumento do número de chips, a expansão da área de packaging e a elevação da complexidade de bonding, as pressões de yield e os riscos de custo estão a aumentar exponencialmente.

Ao mesmo tempo, os adversários não estão parados. A TSMC está a avançar com a integração entre COUPE e o packaging CoWoS, acedendo à HBM através do ecossistema externo maduro.

Por outro lado, o gigante de armazenamento SK hynix também está a reforçar freneticamente as capacidades de advanced packaging; a sua fábrica de advanced packaging no estado americano da Indiana, com investimento de 3,87 mil milhões de dólares, começa a produção em 2028 e já incorporou CPO no mapa de I&D tecnológico para sistemas de memória.

A colaboração intersetorial entre ótica, memória e packaging está a tornar-se o ponto de esforço comum em toda a cadeia de valor.

Pedidos são o único critério para testar a vitória e a derrota

A TSMC ganhou a primeira ronda no switch CPO, com base em amostras reais de clientes, expedições de produtos e progresso rumo à produção em massa.

A Samsung, por seu lado, está a apostar na próxima batalha: tentar aproveitar a sua integração vertical em HBM, lógicos e silício-fotónica para fazer um “salto” (rendimento por curva) no domínio de packaging de computação de IA.

Mas o mercado não deve equiparar “roadmap técnico” a “fosso comercial”.

Nos próximos 12 meses, o único sinal que vale a pena acompanhar na indústria é: se o mercado irá aparecer com um pedido de design de um cliente identificado, exigindo explicitamente que HBM, chips lógicos e I/O ópticas sejam ligados no mesmo packaging e encomendados para produção na Samsung.

Se esse pedido se materializar, o “três em um” da Samsung passará de ativos no papel para uma verdadeira ferramenta comercial.

Se demorar a concretizar, então o caminho flexível construído pela TSMC com base em processos líderes e no ecossistema externo de HBM continuará a ser a escolha mais segura para os gigantes de IA.

Aviso de risco e cláusulas de isenção de responsabilidade

        Há risco no mercado, invista com cautela. Este artigo não constitui aconselhamento de investimento pessoal e não considera os objetivos de investimento específicos, situação financeira ou necessidades de utilizadores individuais. Os utilizadores devem considerar se quaisquer opiniões, pontos de vista ou conclusões presentes neste artigo se adequam à sua situação específica. Investir com base no exposto é da responsabilidade do utilizador.