Вступ
Huawei офіційно оголосила «Закон тау (τ)» 25 травня 2026 року на Міжнародному симпозіумі з мікросхем і систем у Шанхаї, започаткувавши першу пропозицію Китаю щодо керівного принципу для розвитку глобальної напівпровідникової індустрії. Ї Тіньбо, директор Huawei та президент бізнесу з напівпровідників, виголосив ключову доповідь під назвою «Дослідження та практика нових шляхів розвитку напівпровідників». У той самий день Він опублікував рецензовану статтю під назвою «Теорія масштабування часу для багатошарових електронних систем» на платформі препринтів Китайської академії наук, надавши детальне технічне пояснення та теоретичну основу для нового закону.
Закон тау пропонує замінити «геометричне масштабування» — традиційний підхід до зменшення розмірів транзисторів — на «масштабування часу (τ)» як фундаментальний принцип оптимізації для еволюції напівпровідників і електронних систем. Згідно з рамкою Huawei, ця зміна відповідає реальності, що Закон Мура більше не дає значних вигод після вузла 7 нм, а доступ до технологій передової літографії став вкрай обмеженим і економічно непідйомним для багатьох виробників чипів. Прагнучи до систематичного стискання затримок поширення сигналів за допомогою інноваційних підходів, зокрема логічного фолдингу, та безперервного підвищення щільності транзисторів, Закон тау прагне забезпечити тривалу еволюцію напівпровідників без опори насамперед на просування процесних вузлів.
Оголошення спричинило негайну реакцію ринку: китайські акції напівпровідників зросли 25 травня, China Integrated Circuits (SMIC) торгувалися майже на межі зростання, Huahong Semiconductor наближалися до ліміту прибутку ~20%, а постачальники обладнання Triotech (688072.SH) і Shengmei Shanghai (688082.SH) показали значні прирости.
Масштабування часу (τ) замінює геометричне масштабування
Закон тау радикально переформатовує головну ціль оптимізації в напівпровідниковій індустрії. Замість того щоб фокусуватися виключно на зменшенні розмірів транзисторів, він пропонує систематичне зниження сталої характеристичного часу τ — часу, необхідного сигналам для поширення крізь кожен шар електронної системи, — від перемикання транзисторів на рівні пікасекунд до відгуку на рівні секунди для робочого навантаження дата-центрів.
Історично головне завдання напівпровідникової індустрії зводилося до однієї мети: зменшувати розмір транзисторів. Гордон Мур у 1965 році відзначив, що щільність транзисторів приблизно подвоюється кожні два роки. Через десятиліття теорія масштабування Роберта Деннарда доповнила це спостереження, показавши, що пропорційне зменшення напруги та розміру дозволяє зберігати сталу напруженість електричного поля. Геометричне масштабування та масштабування Деннарда разом забезпечили експоненційні покращення продуктивності на ват і продуктивності на долар протягом майже п’ятдесяти років.
Згідно з опублікованою статтею Ї Тіньбо, ця індустріальна угода втратила застосовність. Після вузла 7 нм геометричне масштабування більше не дає пропорційних вигод. Передовий дизайн чипів на вузлі 2 нм тепер перевищує $1 мільярд у бюджеті розробки. Для компаній на кшталт Huawei, які не мають доступу до найпередовішого обладнання для літографії, ці обмеження прийшли раніше й мають ще суворіші наслідки.
Протягом останніх шести років команда напівпровідників Huawei проводила глибокі дослідження в мобільних SoC, AI-акселераторах, системній архітектурі та пакуванні. Їхній висновок: відповідь не в тому, щоб переходити на нові процесні вузли чи транзисторні архітектури, а в тому, щоб фундаментально змінити саму ціль оптимізації. Замість геометричного масштабування майбутній розвиток електронних систем має рухатися до масштабування часу — системно знижувати сталу характеристичного часу τ на кожному шарі стеку, від перемикання транзисторів на рівні пікасекунд до часу відгуку дата-центрів на рівні секунд.
На основі цього принципу Huawei успішно розробила та масово виробила 381 чип за останні шість років. Компанія цього осені випустить нові смартфонні чипи Kirin, які повністю реалізують технологію логічного фолдингу та матимуть істотно підвищену продуктивність.
Ї Хуей, директор з аналізу напівпровідників в Omdia для Китаю, пояснив, що принцип Закону тау застосовує підходи з високої передавання та низьких затримок із комунікаційних мереж до «нутрощів» чипа, а не спирається лише на передові процесні вузли для створення простору масштабування й збільшення кількості транзисторів. Він додав, що з огляду на обмеження передових процесів Huawei поєднує технічні переваги з експертизою в комунікаційних технологіях і покращеними діелектричними матеріалами, щоб обійти фізичні межі та прагнути альтернативних технологічних проривів.
Логічний фолдинг як ключова технологія
У своїй статті Ї Тіньбо визначає логічний фолдинг як центральну технічну реалізацію Закону тау. У статті стверджується, що суть Закону Мура — не в геометричному зменшенні, а в технологіях, які забезпечують максимальний вплив для кінцевих користувачів. Менші транзистори покращують продуктивність системи, тому що перемикаються швидше. Щільніші лінії міжз’єднань покращують продуктивність, бо відстані передавання сигналу скорочуються. Вища інтеграція покращує продуктивність, оскільки дані перетинають менше меж. Кожне покоління технологій фундаментально стискає час — від пікасекунд до наносекунд на рівні пристрою, від наносекунд до мікросекунд на рівні чипа, від мікросекунд до секунд на рівні системи. Просторове масштабування слугує лише інструментом для стискання часу.
Тому саме час має виконувати роль первинного стандарту вимірювання. На кожному шарі стеку — транзистор, схема, чип і система — можна визначити сталу характеристичного часу τ, а зменшення її значення є єдиною ціллю оптимізації. Геометричне масштабування стає одним із багатьох технічних підходів, а не єдиним методом.
Пол Тріоло, партнер і віцепрезидент Albright Stonebridge Group, а також керівник напрямку технологічної політики в Китаї, інтерпретував Закон тау так: підхід Huawei простий — майбутній прогрес у напівпровідниках більше не залежить передусім від зменшення геометричних розмірів, натомість від стискання ефективної сталої часу τ у шарах пристрою, схеми, чипа та системи. На рівні пристрою цей механізм зменшує опір і ємність. На рівні схем це означає використання тривимірної архітектури «логічного фолдингу» для скорочення дротів і сигнальних шляхів. На рівні чипа це означає апаратно-програмну архітектуру та спільний дизайн «залізо+софтом» із кремнієм. На рівні системи це означає зниження латентності міжз’єднань через уніфіковану семантику пам’яті та щільно інтегровані SuperPods.
Щодо логічного фолдингу зокрема Тріоло пояснив, що Huawei описує його як перехід від традиційного двовимірного компонування до вертикальної стекової архітектури, де кілька логічних шарів «складаються» вгору вздовж осі Z. Аналогія Huawei: перехід від одноповерхових будинків до багатоповерхових будівель, з’єднаних ліфтами. Ціль пряма: без повної залежності від зменшення розміру транзистора зменшити відстань поширення сигналу, скоротити критичні шляхи та підвищити ефективну щільність транзисторів для досягнення приростів продуктивності.
Згідно зі статтею, перше масове тестування масштабу τ відбулося в застосунках для мобільних пристроїв. Смартфонні SoC мають унікальні характеристики: один чип становить всю систему. Багатосокетні паралельні архітектури реалізувати неможливо; навіть тисячі вузлів не компенсують повільні швидкості лініків. Уся продуктивність, яку отримують користувачі, виникає від одного чипа, який споживає лише кілька ват і обмежений можливістю розсіювання тепла в форм-факторах кишенькових пристроїв.
Крім того, після 2020 року, коли доступ до передових процесних вузлів став обмеженим, критичним питанням стало: за фіксованих процесних вузлів як продовжувати генерувати покращення продуктивності між поколіннями на одному чипі?
Відповідь Huawei: логічний фолдинг. Логічний фолдинг — це методологія проєктування, яка ділить цифрові, аналогові та схемні вузли зберігання на вертикально стековані активні шари відповідно до принципів масштабування часу, досягаючи узгодженої оптимізації між продуктивністю, енергоспоживанням і площею.
Ї Тіньбо заявив, що смартфонний чип «Kirin 2026» є першою успішною реалізацією логічного фолдингу. Спираючись на повністю нові принципи вільного логічного проєктування, він розширюється від однорівневої до дворівневої архітектури та досягає суттєвих покращень щільності транзисторів та пов’язаних метрик. «Ми досягли низки проривів, які складно отримати лише за допомогою передових процесних технологій», — сказав він. Такі інновації поступово дійдуть до виробничих чипів у 2027 році та далі.
«Протягом наступного десятиліття ми продовжимо рух до комплексного фолдингу, навіть багатошарового фолдингу, безперервно оптимізуючи повний стек продуктивності від пристроїв, схем, чипів до систем», — заявив він.
Тріоло відзначив, що цей підхід не є повністю технологічно новим. Напівпровідникова індустрія рухалася в цьому напрямку роками — поточна перевага NVIDIA походить не лише від щільності транзисторів, а й від інтеграції на рівні системи; AMD прагне стекування чиплетів і передового пакування; успіх лінійки M від Apple значною мірою зумовлений локалізацією пам’яті та вертикальною апаратно-програмною інтеграцією. «Підхід Huawei зводить ці тренди та піднімає їх до комплексного рішення для ери після Мура», — сказав Тріоло.
Згідно зі статтею, логічний фолдинг на мобільних SoC дав 55% приросту «крок-функцією» щільності транзисторів і 41% покращення енергоефективності за фіксованих вузлів пристрою (незмінної процесної технології). Стаття прогнозує, що до 2031 року щільність транзисторів зросте з 155 MT/mm² (мільйонів транзисторів на квадратний міліметр) до 400+ MT/mm² на рівнях пристрою та схеми. Офіційна заява Huawei вказує, що до 2031 року передові чипи на основі Закону тау досягнуть щільності транзисторів, еквівалентної процесу 1,4 нм.
Вплив на напівпровідникову індустрію Китаю
У глобальній конкуренції напівпровідників напівпровідникова індустрія Китаю стикається з найбільшими викликами та тиском через обмеження доступу до передових технологій літографії. Однак Закон тау Huawei та кілька прототипів чипів задають новий напрям — як для напівпровідникової індустрії Китаю, так і для глобальної індустрії — щоб досягти подальшої еволюції в еру після Мура.
З травня 2020 року до травня 2026 року Huawei спроєктувала та масово виробила 381 чип для ринків мобільних, штучного інтелекту, автомобільних, промислових та інфраструктурних рішень. У межах цього портфеля продуктів теорія τ-масштабування отримала підтвердження.
Huawei заявила у своїй статті, що в майбутньому прогнозується досягнення частот ядер CPU 4 ГГц і вище до 2029 року. Енергоефективність Kirin SoC, як прогнозується, покращиться більш ніж удвічі протягом трьох-п’яти років за типових сценаріїв використання. Інтеграція AI-заліза, як прогнозується, зросте більш ніж у 100 разів до 2035 року.
Ї Тіньбо заявив, що з 2026 по 2035 рік, оскільки численні дослідницькі технології поступово стануть виробничими, щільність транзисторів продовжуватиме зростати, робочі частоти — збільшуватися, і компанія продовжуватиме випускати чипи смартфонів із високою продуктивністю. «Рішення працює і працює добре. Продуктивність наших нових чипів може повністю підтримувати безперервне порівняння з альтернативними шляхами».
Щодо майбутнього розвитку напівпровідникової індустрії Ї Тіньбо заявив: «Майбутнє, безумовно, належить відкритій співпраці. У межах маршруту Закону тау ми очікуємо тісної взаємодії із глобальними науковцями, інженерами та партнерами з індустрії, щоб спільно просувати розвиток напівпровідникової та електронної індустрії».
Ї Хуей оцінив, що сам факт розкриття інформації Huawei демонструє позицію: прагнення до оптимізації на рівні системи, а не лише конкуренції з фізичними межами, є позитивною спробою, доки Moore’івський закон на базі кремнію наближається до фундаментальних обмежень.
Ху Яньпін, професор Шанхайського університету фінансів, який спеціалізується на інтелектуальних технологічних індустріях та дослідженнях інтелектуальної економіки, охарактеризувала Закон тау як по суті розблокування кремнієвих обчислювальних спатіо-часових перспектив «у стилі Huawei»: застосування принципів вільної логічної трансформації, фізичної оптимізації сталої часу, логічного фолдингу для підвищення щільності, координації повного стеку для покращення ефективності та реконструкції системи для зниження затримок. Це являє собою нову рамку, відмінну від попередніх поглядів, що підкреслювали точність процесу, DUV з багатьма експозиціями та показники виходу придатних виробів, і має риси еволюції мультивимірного злиття технологій, які залучають не лише додавання та оптимізацію. Профільні спостерігачі мають вивчати не лише логічний фолдинг, а й розуміти, що саме в принципі означає вільна логічна філософія проєктування.
Ху Яньпін підсумувала, що Закон тау є водночас теоретичною інновацією та практичними дослідженнями. «У міру просування шляхом він поступово виходить далеко за межі звичної картини напівпровідникової індустрії».
Питання й відповіді
З: Що таке Закон тау і чим він відрізняється від Закону Мура?
В: Закон тау, формально оголошений Huawei 25 травня 2026 року, пропонує замінити «геометричне масштабування» (зменшення розмірів транзисторів) на «масштабування часу (τ)» (зменшення затримок поширення сигналів) як керівний принцип для еволюції напівпровідників. Закон Мура, що базується на подвоєнні щільності транзисторів приблизно кожні два роки, більше не забезпечує пропорційних вигод після процесного вузла 7 нм. Закон тау вирішує це шляхом систематичного зменшення сталої характеристичного часу τ на всіх шарах — від перемикання транзисторів (пікасекунди) до відгуку дата-центрів (секунди) — даючи приріст продуктивності без опори насамперед на просування процесних вузлів.
З: Що таке логічний фолдинг і як він працює?
В: Логічний фолдинг — це ключова техніка реалізації Закону тау. Він переходить від традиційних двовимірних компонувань чипа до тривимірної вертикальної стекової структури, де кілька логічних шарів «складаються» вгору вздовж осі Z. За аналогією Huawei це схоже на перехід від одноповерхових будинків до багатоповерхових будівель, з’єднаних ліфтами. За рахунок зменшення відстані поширення сигналу, скорочення критичних шляхів і збільшення ефективної щільності транзисторів без опори на менші процесні вузли логічний фолдинг досягає приростів продуктивності. За фіксованих процесних вузлів реалізація Huawei забезпечила збільшення щільності транзисторів на 55% і приріст енергоефективності на 41%.
З: Які прогнозовані покращення продуктивності від Закону тау для Huawei?
В: Згідно з опублікованою статтею Huawei, частоти ядер CPU, як прогнозується, досягнуть 4 ГГц і вище до 2029 року. Енергоефективність Kirin SoC, як прогнозується, покращиться більш ніж удвічі протягом трьох-п’яти років за типового використання. Інтеграція AI-заліза, як прогнозується, збільшиться більш ніж у 100 разів до 2035 року. До 2031 року передові чипи на основі Закону тау досягнуть щільності транзисторів, еквівалентної процесу 1,4 нм.
