Apertura
Huawei anunció formalmente la 'Ley Tau (τ)' el 25 de mayo de 2026, en el Simposio Internacional de Circuitos y Sistemas en Shanghái, marcando la primera propuesta de China de un principio rector para el desarrollo de la industria global de semiconductores. He Tingbo, director de Huawei y presidente del negocio de semiconductores, pronunció la ponencia principal titulada 'Exploración y práctica de nuevas rutas para el desarrollo de semiconductores'. El mismo día, He publicó un artículo revisado por pares titulado 'Una teoría de escalado temporal para sistemas electrónicos multicapa' en la plataforma de preprints de la Academia China de Ciencias, ofreciendo una explicación técnica detallada y una base teórica para la nueva ley.
La Ley Tau propone reemplazar el 'escalado geométrico' —el enfoque tradicional de reducir el tamaño de los transistores— por 'escalado por tiempo (τ)' como principio fundamental de optimización para la evolución de semiconductores y sistemas electrónicos. Según el marco de Huawei, este cambio responde a la realidad de que la Ley de Moore ya no ofrece beneficios significativos después del nodo de 7 nanómetros, y que el acceso a la tecnología de litografía avanzada se ha vuelto severamente limitado y económicamente prohibitivo para muchos fabricantes de chips. Al comprimir sistemáticamente las demoras de propagación de señales mediante técnicas de innovación como el plegado de lógica y el aumento continuo de la densidad de transistores, la Ley Tau busca lograr una evolución sostenida de los semiconductores sin depender principalmente de avanzar en nodos de proceso.
El anuncio provocó una respuesta inmediata del mercado: las acciones de semiconductores chinas subieron el 25 de mayo, con China Integrated Circuits (SMIC) operando cerca del máximo permitido, Huahong Semiconductor acercándose a un máximo permitido del 20% y los proveedores de equipos Triotech (688072.SH) y Shengmei Shanghai (688082.SH) publicando ganancias significativas.
El escalado por tiempo (τ) reemplaza el escalado geométrico
La Ley Tau reformula fundamentalmente el principal objetivo de optimización de la industria de semiconductores. En lugar de centrarse exclusivamente en reducir las dimensiones de los transistores, propone una reducción sistemática de la constante de tiempo característica τ: el tiempo necesario para que las señales se propaguen a través de cada capa del sistema electrónico, desde el cambio de transistores a nivel de picosegundos hasta la respuesta de cargas de trabajo de centros de datos a nivel de segundos.
Históricamente, la tarea principal de la industria de semiconductores se centraba en un solo objetivo: reducir el tamaño de los transistores. Gordon Moore observó en 1965 que la densidad de transistores se duplicaba aproximadamente cada dos años. Una década después, la teoría de escalado de Robert Dennard complementó esta observación, demostrando que la reducción proporcional de voltaje y tamaño podía mantener constante la fuerza del campo eléctrico. El escalado geométrico y el escalado de Dennard, juntos, permitieron mejoras exponenciales en rendimiento por vatio y rendimiento por dólar durante casi cincuenta años.
De acuerdo con el artículo publicado por He Tingbo, este “contrato” de la industria ha perdido aplicabilidad. Más allá del nodo de 7 nanómetros, el escalado geométrico ya no ofrece beneficios proporcionales. El diseño de chips avanzado en el nodo de 2 nanómetros ahora supera los 1 mil millones de dólares en presupuesto de desarrollo. Para empresas como Huawei que no tienen acceso a los equipos de litografía más avanzados, estas limitaciones llegaron antes y conllevan consecuencias más graves.
En los últimos seis años, el equipo de semiconductores de Huawei realizó investigaciones profundas en SoCs móviles, aceleradores de IA, arquitectura de sistemas y empaquetado. Su conclusión: la respuesta no está en adoptar nodos de proceso nuevos o arquitecturas de transistores, sino en cambiar fundamentalmente el objetivo de optimización. En lugar del escalado geométrico, el desarrollo futuro de sistemas electrónicos debería perseguir el escalado temporal: bajar sistemáticamente la constante de tiempo característica τ a través de cada capa de la pila, desde el cambio de transistores a nivel de picosegundos hasta los tiempos de respuesta de un centro de datos a nivel de segundos.
Con base en este principio, Huawei ha diseñado y producido en masa 381 chips en los últimos seis años. La empresa lanzará este otoño nuevos chips para teléfonos inteligentes Kirin que implementan plenamente la tecnología de plegado de lógica con un rendimiento sustancialmente mejorado.
He Hui, director de análisis de semiconductores de Omdia para China, explicó que el principio de la Ley Tau aplica principios de alta transmisión y baja latencia de las redes de comunicación a los “entresijos” de los chips, en lugar de depender únicamente de nodos de proceso avanzados para crear espacio de escalado y aumentar el conteo de transistores. También señaló que, dado el límite de los procesos avanzados, Huawei combina sus ventajas técnicas con experiencia en tecnología de comunicación y materiales dieléctricos mejorados para superar límites físicos y buscar avances tecnológicos alternativos.
Plegado de lógica como tecnología central
El artículo de He Tingbo identifica el plegado de lógica como la implementación técnica central de la Ley Tau. El artículo sostiene que la esencia de la Ley de Moore no es la reducción geométrica, sino la tecnología que genera el mayor impacto para los usuarios finales. Transistores más pequeños mejoran el rendimiento del sistema porque cambian más rápido. Interconexiones más densas mejoran el rendimiento porque se acortan las distancias de transmisión de señales. Una mayor integración mejora el rendimiento porque los datos cruzan menos fronteras. Cada generación tecnológica comprime fundamentalmente el tiempo: de picosegundos a nanosegundos a nivel de dispositivo, de nanosegundos a microsegundos a nivel de chip y de microsegundos a segundos a nivel de sistema. El escalado espacial sirve meramente como herramienta para comprimir el tiempo.
Por lo tanto, el propio tiempo debería funcionar como la norma de medición principal. En cada capa de la pila —transistor, circuito, chip y sistema— puede definirse una constante de tiempo característica τ y reducirla sirve como el objetivo de optimización unificado. El escalado geométrico se convierte en un enfoque técnico entre muchos, en lugar del único método.
Paul Triolo, socio y vicepresidente en Albright Stonebridge Group y líder de política tecnológica para China, interpretó la Ley Tau de la siguiente manera: el enfoque de Huawei es directo: el progreso futuro de semiconductores ya no depende principalmente de la reducción del tamaño geométrico, sino de comprimir la constante de tiempo efectiva τ a través de las capas de dispositivo, circuito, chip y sistema. A nivel de dispositivo, este mecanismo reduce la resistencia y la capacitancia. A nivel de circuito, significa usar una arquitectura de “plegado de lógica” tridimensional para acortar cables y rutas de señal. A nivel de chip, significa la arquitectura hardware-software y el codesign de silicio. A nivel de sistema, significa reducir la latencia de interconexión mediante semántica unificada de memoria y SuperPods integrados estrechamente.
En cuanto al plegado de lógica en particular, Triolo explicó que Huawei lo describe como pasar del diseño tradicional bidimensional a una arquitectura de apilamiento vertical, donde múltiples capas lógicas se pliegan hacia arriba a lo largo del eje Z. La analogía de Huawei: pasar de casas de una planta a edificios de múltiples plantas conectados por ascensores. El objetivo es directo: sin depender por completo de la reducción del tamaño de los transistores, reducir la distancia de propagación de señales, acortar rutas críticas y aumentar la densidad efectiva de transistores para lograr mejoras de rendimiento.
Según el artículo, la primera prueba a escala de producción del escalado τ ocurrió en aplicaciones de dispositivos móviles. Los SoCs de los teléfonos inteligentes tienen características únicas: un único chip constituye el sistema completo. No se pueden implementar arquitecturas paralelas con múltiples sockets; ni siquiera miles de nodos pueden compensar velocidades de enlace lentas. Todo el rendimiento entregado a los usuarios proviene de un solo chip que consume solo unos cuantos watts y está limitado por los límites de disipación de calor de los factores de forma de los dispositivos de mano.
Además, después de 2020, a medida que el acceso a nodos de proceso avanzados se restringió, la pregunta crítica se convirtió en: con nodos de proceso fijos, ¿cómo pueden continuar las mejoras generacionales de rendimiento en un solo chip?
La respuesta de Huawei: plegado de lógica. El plegado de lógica es una metodología de diseño que divide circuitos digitales, analógicos y de almacenamiento en capas activas apiladas verticalmente siguiendo principios de escalado temporal, logrando una optimización coordinada entre rendimiento, consumo de energía y área.
He Tingbo afirmó que el chip para teléfonos inteligentes 'Kirin 2026' representa la primera implementación exitosa del plegado de lógica. Basado en principios de diseño completamente nuevos de lógica libre, se extiende de una arquitectura de una sola capa a una de doble capa y logra mejoras sustanciales en densidad de transistores y métricas relacionadas. "Logramos una serie de avances difíciles de obtener solo mediante tecnología de proceso avanzada", dijo He. Estas innovaciones llegarán progresivamente a chips de producción en 2027 y posteriores.
"Durante la próxima década, seguiremos avanzando hacia el plegado integral, incluso el plegado multicapa, optimizando continuamente el rendimiento de toda la pila desde dispositivos, circuitos, chips y sistemas", dijo.
Triolo señaló que este enfoque no es completamente novedoso a nivel tecnológico. La industria de semiconductores ha perseguido esta dirección durante años: la ventaja actual de NVIDIA no deriva solo de la densidad de transistores, sino de la integración a nivel de sistema; AMD persigue el apilamiento de chiplets y el empaquetado avanzado; el éxito de los M-series de Apple se debe en gran medida a la localización de memoria y a la integración vertical hardware-software. "El enfoque de Huawei destila estas tendencias y las eleva a una solución integral para la era posterior a la Ley de Moore", dijo Triolo.
Según el artículo, el plegado de lógica en SoCs móviles logró un aumento tipo “función escalón” del 55% en densidad de transistores y una ganancia del 41% en eficiencia energética en nodos de dispositivo fijos (tecnología de proceso sin cambios). El artículo proyecta que para 2031 la densidad de transistores aumentará de 155 MT/mm² (millones de transistores por milímetro cuadrado) a 400+ MT/mm² en los niveles de dispositivo y circuito. La declaración oficial de Huawei indicó que para 2031 los chips avanzados basados en la Ley Tau alcanzarán una densidad de transistores equivalente a la tecnología de proceso de 1,4 nanómetros.
Impacto en la industria de semiconductores de China
En la competencia global de semiconductores, la industria de semiconductores de China enfrenta los mayores desafíos y presiones debido a las limitaciones de la tecnología de litografía avanzada. Sin embargo, la Ley Tau de Huawei y múltiples prototipos de chips proporcionan una nueva dirección para que la industria de semiconductores de China —y la industria global de semiconductores— logren una evolución continua en la era posterior a la Ley de Moore.
De mayo de 2020 a mayo de 2026, Huawei diseñó y produjo en masa 381 chips para los mercados móvil, inteligencia artificial, automoción, industrial e infraestructura. En todo este portafolio de productos, la teoría del escalado τ recibió validación.
Huawei indicó en su artículo que, de cara al futuro, se proyecta que las frecuencias de los núcleos de CPU alcancen 4 GHz o más para 2029. Se proyecta que la eficiencia energética del Kirin SoC mejore más del doble dentro de tres a cinco años en escenarios típicos de uso. Se proyecta que la integración del hardware de IA aumente más de 100 veces para 2035.
He Tingbo declaró que de 2026 a 2035, a medida que numerosas tecnologías exploratorias se conviertan progresivamente en productos, la densidad de transistores seguirá aumentando, la frecuencia de operación seguirá creciendo y la empresa continuará lanzando chips para teléfonos inteligentes de alto rendimiento. "Nuestra solución funciona y funciona bien. El rendimiento de nuestros nuevos chips puede sostener por completo evaluaciones comparativas continuas frente a rutas alternativas".
Sobre el desarrollo futuro de la industria de semiconductores, He Tingbo declaró: "El futuro ciertamente pertenece a la cooperación abierta. Bajo la ruta de la Ley Tau, anticipamos una estrecha colaboración con científicos, ingenieros y socios de la industria a nivel global para avanzar conjuntamente en el desarrollo de las industrias de semiconductores y electrónicas."
He Hui evaluó que la revelación de Huawei en sí misma demuestra una actitud: buscar optimización a nivel de sistema en lugar de competir puramente contra límites físicos representa un intento positivo a medida que la Ley de Moore basada en silicio se acerca a límites fundamentales.
Hu Yanping, profesora distinguida de la Universidad de Finanzas y Economía de Shanghái, especializada en industrias de tecnología inteligente e investigación en economía inteligente, caracterizó la Ley Tau como esencialmente desbloquear perspectivas espaciotemporales de computación de chips estilo Huawei: aplicar principios de transformación de lógica libre, optimización física de constantes de tiempo, plegado de lógica para aumentar la densidad, coordinación de pila completa para mejorar la eficiencia y reconstrucción del sistema para reducir la latencia. Esto representa un marco nuevo, distinto de perspectivas anteriores que enfatizaban precisión de proceso, exposiciones múltiples de DUV y tasas de rendimiento, con características de evolución por fusión tecnológica multidimensional que involucran no solo adición y optimización. Los observadores de la industria deberían examinar no solo el plegado de lógica, sino entender lo que la filosofía de diseño de lógica libre representa fundamentalmente.
Hu Yanping concluyó que la Ley Tau constituye tanto una innovación teórica como una exploración práctica. "A medida que avanza el camino, se extiende gradualmente mucho más allá del panorama familiar de la industria de semiconductores."
Preguntas frecuentes
P: ¿Qué es la Ley Tau y en qué se diferencia de la Ley de Moore?
R: La Ley Tau, anunciada formalmente por Huawei el 25 de mayo de 2026, propone reemplazar el 'escalado geométrico' (reducir el tamaño de los transistores) por 'escalado por tiempo (τ)' (reducir las demoras de propagación de señales) como principio rector para la evolución de semiconductores. La Ley de Moore, basada en que la densidad de transistores se duplica aproximadamente cada dos años, ya no aporta beneficios proporcionales más allá del nodo de proceso de 7 nanómetros. La Ley Tau lo aborda reduciendo de manera sistemática la constante de tiempo característica τ en todas las capas, desde el cambio de transistores (picosegundos) hasta la respuesta de centros de datos (segundos), permitiendo mejoras de rendimiento sin depender principalmente de avanzar en nodos de proceso.
P: ¿Qué es el plegado de lógica y cómo funciona?
R: El plegado de lógica es la técnica de implementación central de la Ley Tau. Pasa de los diseños tradicionales de chip bidimensionales a un apilamiento vertical tridimensional, donde múltiples capas lógicas se pliegan hacia arriba a lo largo del eje Z. Usando la analogía de Huawei, se parece a pasar de casas de una planta a edificios de múltiples plantas conectados por ascensores. Al reducir la distancia de propagación de señales, acortar rutas críticas y aumentar la densidad efectiva de transistores sin depender de nodos de proceso más pequeños, el plegado de lógica logra mejoras de rendimiento. En nodos de proceso fijos, la implementación de Huawei logró un aumento del 55% en densidad de transistores y una ganancia del 41% en eficiencia energética.
P: ¿Cuáles son las mejoras de rendimiento proyectadas por Huawei a partir de la Ley Tau?
R: Según el artículo publicado por Huawei, se proyecta que las frecuencias de los núcleos de CPU alcancen 4 GHz o más para 2029. Se proyecta que la eficiencia energética del Kirin SoC mejore más del doble en tres a cinco años en escenarios de uso típicos. Se proyecta que la integración del hardware de IA aumente más de 100 veces para 2035. Para 2031, los chips avanzados basados en la Ley Tau alcanzarán una densidad de transistores equivalente a la tecnología de proceso de 1,4 nanómetros.
