Selon CryptoCity, le 22 mai, le PDG d’AMD (Super Micro) Lisa Su (苏姿丰) a annoncé qu’AMD allait investir plus de 10 milliards de dollars dans la chaîne d’approvisionnement industrielle à Taïwan, avec pour priorité l’extension de la fabrication de puces IA et des capacités d’emballage avancé, tout en publiant simultanément une nouvelle plateforme de serveurs IA de type rack Helios. Le lancement est prévu pour la seconde moitié de 2026.
Spécifications techniques confirmées de la plateforme Helios
Helios est une nouvelle génération de plateforme complète conçue par AMD pour des infrastructures IA de type rack-scale, reposant sur une architecture d’intégration verticale et comprenant les composants suivants, déjà confirmés :
GPU MI450X (AMD Instinct série MI400) : chaque puce embarque au moins 288 Go de mémoire HBM4, avec une configuration maximale de 432 Go ; puissance de calcul FP4 d’environ 50 PetaFLOPS ; prise en charge de connexions Ethernet haute performance et de cartes réseau NIC 800GbE ; lancement en production de masse prévu pour la seconde moitié de 2026. Processeur EPYC de 6e génération « Venice » : fabriqué selon le procédé 2 nm de TSMC. Pile logicielle ouverte ROCm pour l’IA : offre une ouverture au niveau de l’écosystème, s’opposant directement à l’écosystème fermé CUDA de NVIDIA.
AMD a également annoncé un nouveau processeur Ryzen AI Max+ Pro 495, utilisant l’architecture Zen 5, avec 16 cœurs / 32 threads, une fréquence maximale de 5,2 GHz, et prise en charge jusqu’à 160 Go de mémoire d’affichage ; AMD affirme qu’il s’agit du premier processeur x86 capable d’exécuter, sur une seule machine, un modèle IA de 3 000 milliards de paramètres.
Chaîne d’approvisionnement à Taïwan pour l’emballage avancé : fournisseurs et feuille de route techniques confirmés
Le cœur de l’investissement de 10 milliards de dollars d’AMD se concentre sur les capacités d’emballage avancé. Voici les orientations de collaboration confirmées :
ASE (日月光), Siliconware (矽品) : co-développement d’une technologie d’interconnexion inter-connexion 2,5D EFB de nouvelle génération, afin d’augmenter la bande passante de transfert de données entre puces IA et l’efficacité énergétique
Powertec (力成) : co-vérification de la technologie 2,5D EFB au niveau des panneaux ; objectif de réduire les coûts d’emballage des grands systèmes IA et d’augmenter l’échelle d’emballage
Unimicron (欣興), Nanya PCB (南電), Kyocera (景碩) : confirmés comme fournisseurs principaux de substrats
TSMC (台積電) : AMD a déjà augmenté une partie de la capacité de production des processeurs de serveurs via les usines de wafers de TSMC dans l’État de l’Arizona, et continuera à se développer à Taïwan ; le processeur EPYC de 6e génération « Venice » utilise le procédé 2 nm de TSMC
Lisa Su a déclaré que l’approvisionnement en mémoire demeure pour l’instant « extrêmement tendu » et qu’AMD travaille en étroite collaboration avec l’ensemble de ses partenaires de la chaîne d’approvisionnement pour garantir que les capacités de production de CPU, GPU et mémoire s’étendent en synchronisation.
Questions fréquentes
Comment la pile logicielle ouverte ROCm de la plateforme AMD Helios constitue-t-elle une stratégie concurrente de NVIDIA CUDA ?
NVIDIA CUDA est une plateforme de programmation GPU propriétaire et fermée : une fois que les charges de travail IA sont développées sur CUDA, il est généralement difficile de les porter vers d’autres matériels. ROCm d’AMD est une pile logicielle open source qui permet aux développeurs de construire des flux de travail IA sans être liés à une plateforme donnée ; en théorie, cela réduit les coûts de migration des entreprises qui passent des infrastructures NVIDIA aux infrastructures AMD. La plateforme Helios intègre ROCm comme composant logiciel central : c’est une partie de la stratégie à long terme d’AMD visant à briser la « forteresse » de CUDA grâce à l’ouverture de l’écosystème, mais les coûts de friction réels de la migration ainsi que l’accumulation existante de l’écosystème CUDA restent les principaux obstacles qu’AMD doit surmonter.
Quel est le rôle de la technologie d’emballage 2,5D EFB dans la concurrence de performances des puces IA ?
L’emballage 2,5D est une technologie d’emballage avancée qui permet de disposer des GPU, de la mémoire HBM et d’autres puces sur une même couche d’interposition (interposer) en silicium ; grâce à des interconnexions haute densité et à courte distance, elle atteint une bande passante de transfert de données et une efficacité énergétique bien supérieures à celles de l’emballage traditionnel. EFB (Embedded Face-on-Board) est une technologie d’interconnexion inter-connexion que AMD et ses partenaires d’emballage développent, visant à augmenter davantage la densité d’emballage et les capacités de gestion thermique. Pour les charges de travail lourdes d’entraînement et d’inférence de grands modèles IA nécessitant une collaboration étroite entre GPU et mémoire à haute bande passante (HBM4), l’efficacité de l’emballage avancé détermine directement la limite supérieure des performances du système global ; c’est pourquoi les capacités d’emballage avancé sont devenues le goulot d’étranglement central de la concurrence des puces IA.
En quoi l’investissement de 10 milliards de dollars d’AMD à Taïwan se compare-t-il aux plans d’investissement similaires à Taïwan d’Intel et de NVIDIA, en termes d’ampleur ?
D’après les informations publiques confirmées : les 10 milliards de dollars qu’AMD s’est engagé à investir constituent l’un des plus grands volumes d’investissement des fabricants mondiaux de puces IA à Taïwan sur une seule chaîne d’approvisionnement ces dernières années. NVIDIA étend surtout sa capacité indirectement à Taïwan via des fondeurs tels que TSMC, sans trace d’annonces publiques d’investissements directs à une échelle similaire pour Taïwan. Intel détient la relation client avec TSMC à Taïwan, mais ses dépenses d’investissement principales sont concentrées sur la construction de ses propres usines de wafers (aux États-Unis, en Europe, en Israël). La particularité de l’investissement d’AMD réside dans le fait qu’il couvre simultanément l’ensemble de la chaîne d’approvisionnement, de la fabrication de puces (TSMC), de l’emballage avancé (ASE, Siliconware, Powertec), des substrats (Unimicron, Nanya PCB, Kyocera) et de l’intégration système (Wistron, Wistron NeWeb, Compal) ; il s’agit d’un investissement d’écosystème d’intégration verticale, et non d’une simple expansion de commandes de sous-traitance.
